- 박관서 교수 연구팀의 논문 "A 37.3-fJ/b/dB 32-Gb/s Baud-Rate Receiver With JTOL-Enhanced CDR Using Phase Tracking Assistance and Embedded Real-Time QEC"와 "A 16.5-Tb/s/mm Noise-Tolerant Transceiver with Crosstalk-Equalized Twisted Channel and Paired Pseudo-Differential Signaling"이 회로 설계 분야 최우수 국제 학회인 European Solid-State Electronics Research Conference (ESSERC) 에 채택되었다.

- 첫 번째 논문에서는 위상 추적 보조 회로(PTAC) 기술을 제안하여 PI 기반 CDR의 루프 대역폭 한계를 극복하고, 실시간 직교 오차 보정(ER QEC)을 적용한 32 Gb/s 수신기를 개발하였다. 해당 연구는 박관서 교수(교신 저자)가 지도하고 신호준 학생(통합과정)이 주도하였다. 

- 두 번째 논문에서는 트위스티드 채널 구조와 짝 기반 유사 차동(PPD) 신호 방식을 제안하여 칩렛 인터커넥트의 누화 및 동시 스위칭 잡음에 강인한 송수신기를 개발하였다. 해당 연구는 박관서 교수(교신 저자)가 지도하고 박준수 학생(現 삼성전자)이 주도하였다.